• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Eswerden eine Halbleiterspeicherzelle (10), ein Verfahren zu derenHerstellung sowie eine Halbleiterspeichereinrichtung (100) vorgestellt.Dabei ist oder wird ein Materialbereich (16) eines Speicherelements(11) der Halbleiterspeicherzelle (10) als ein auskleidender Bereicheines Wandbereichs (32w) einer einen Isolationsbereich (30) zwischeneiner ersten Elektrodeneinrichtung (14) und einer zweiten Elektrodeneinrichtung(18) vollständigdurchmessenden Kontaktausnehmung (32) ausgebildet. Ferner ist oderwird dabei der nicht vom Materialbereich (16) des Speicherelements(11) eingenommene Raum oder Bereich der Kontaktausnehmung (32) imWesentlichen elektrisch isolierend ausgebildet.
    公开号:DE102004011430A1
    申请号:DE200410011430
    申请日:2004-03-09
    公开日:2005-09-29
    发明作者:Cay-Uwe Dr. Pinnow；Klaus-Dieter Dr. Ufert
    申请人:Infineon Technologies AG；
    IPC主号:H01L21-8239
    专利说明:
    [0001] DieErfindung betrifft eine Halbleiterspeicherzelle gemäß dem Oberbegriffdes Patentanspruchs 1, ein Verfahren zum Herstellen einer Halbleiterspeicherzellegemäß dem Oberbegriffdes unabhängigen Patentanspruchs11 sowie eine Halbleiterspeichereinrichtung.
    [0002] Beibekannten Halbleiterspeicherzellen und Verfahren zu deren Herstellungist oder wird als Speicherelement der Halbleiterspeicherzelle zwischeneiner ersten Elektrodeneinrichtung und einer zweiten Elektrodeneinrichtungund in elektrischem Kontakt mit diesen ein Materialbereich der Speicherzellevorgesehen, dessen Material eine Mehrzahl Phasen annehmen kann,die mit voneinander verschiedenen Werten einer physikalischen Größe des Materials desMaterialbereichs der Speicherzelle korrespondieren und die voneinanderverschiedenen Speicherzuständeder Halbleiterspeicherzelle zuordenbar oder zugeordnet sind. BeimBeschreiben und/oder Löschender Halbleiterspeicherzelle mit Phasenumwandlungsspeichermechanismuswird der Phasenzustand des Speicherelements z. B. durch entsprechendesErwärmenin geeigneter Weise programmiert bzw. gelöscht, und beim Lesen wird über dieErmittlung des Wertes der physikalischen Größe und die entsprechende Zuordnungder Speicherzustand und der damit verbundene Informationsinhaltausgelesen.
    [0003] Problematischbei bekannten Halbleiterspeicherzellen mit Phasenumwandlungsspeichermechanismusist, dass die zum Programmieren oder Löschen der Zustände derjeweiligen Speicherelemente notwendigen elektrischen Ströme zum Heizenvergleichsweise hohe Werte annehmen, die von herkömmlichenzugrunde liegenden Halbleiterschaltungsanordnungen, wie sie beiHalbleiterspeichereinrichtungen üblichsind, nicht ohne Weiteres geliefert werden können. Dies liegt daran, dasszum einen das Programmieren oder Löschen der jeweiligen Zustände desSpeichermaterials der Speicherelemente thermisch erfolgt über entsprechendenStromfluss durch das Speichermaterial der Speicherzelle, welcherdurch Kontaktieren mit den ersten und zweiten Elektrodeneinrichtungenvermittelt wird. Da die geometrische oder räumliche Ausdehnung des Speichermaterialsoder des Materialbereichs der Speicherzelle bisher durch die lithografischeAuflösungder verwendeten Lithografietechnik begrenzt ist, unterschreitendie zum thermischen Programmieren oder Löschen notwendigen Ströme ein bestimmtesMaß nicht,so dass die zugrunde liegenden Schaltungsanordnungen, die auch dasProgrammieren oder Löschenrealisieren müssen,hinsichtlich ihrer elektrischen Leistung entsprechend dimensioniertwerden müssen.
    [0004] Insgesamtgesehen ergibt sich dadurch in nachteilhafter Art und Weise eineBegrenzung der Integrationsdichte sowohl im Hinblick auf die geometrischeAusdehnung der Speicherzelle selbst als auch im Hinblick auf dieAusdehnung der zugrunde liegenden Halbleiterschaltungsanordnung,die die Programmier- oderLöschprozesserealisieren muss.
    [0005] DerErfindung liegt die Aufgabe zugrunde, eine Halbleiterspeicherzellemit Phasenumwandlungsspeichermechanismus, ein Herstellungsverfahrenfür eineHalbleiterspeicherzelle mit Phasenumwandlungsmechanismus sowie eineentsprechende Halbleiterspeichereinrichtung zu schaffen, bei welchenbei hoher Integrationsdichte ein Programmieren oder Löschen desSpeicherelements der Speicherzelle auf besonders einfache und dochzuverlässige Artund Weise realisierbar ist.
    [0006] Gelöst wirddie Aufgabe bei einer Halbleiterspeicherzelle der eingangs erwähnten Arterfindungsgemäß durchdie kennzeichnenden Merkmale des Anspruchs 1. Ferner wird die Aufgabegelöst durchein Verfahren der eingangs erwähntenArt erfindungsgemäß mit denkennzeichnenden Merkmalen des Anspruchs 11. Eine Lösung findetsich auch bei einer Halbleiterspei chereinrichtung gemäß den kennzeichnendenMerkmalen des Anspruchs 10. Vorteilhafte Weiterbildungen der erfindungsgemäßen Halbleiterspeicherzellesowie des erfindungsgemäßen Verfahrenszum Herstellen einer Halbleiterspeicherzelle sind Gegenstand derjeweiligen abhängigenUnteransprüche.
    [0007] Beider gattungsgemäßen Halbleiterspeicherzellemit Phasenumwandlungsspeichermechanismus ist als Speicherelementder Halbleiterspeicherzelle zwischen einer ersten Elektrodeneinrichtungund einer zweiten Elektrodeneinrichtung und in elektrischem Kontaktmit diesen ein Materialbereich der Speicherzelle vorgesehen, dessenMaterial eine Mehrzahl Phasen annehmen kann, die mit voneinanderverschiedenen Werten einer physikalischen Größe des Materialbereichs derSpeicherzelle korrespondieren und die voneinander verschiedenenSpeicherzuständeder Halbleiterspeicherzelle zuordenbar oder zugeordnet sind.
    [0008] Dieerfindungsgemäße Halbleiterspeicherzellemit Phasenumwandlungsspeichermechanismus ist dadurch gekennzeichnet,dass der Materialbereich des Speicherelements als ein auskleidender Bereicheines Wandbereichs einer einen Isolationsbereich zwischen der erstenElektrodeneinrichtung und der zweiten Elektrodeneinrichtung vollständig durchmessendenKontaktausnehmung ausgebildet ist und dass der nicht vom Materialbereichdes Speicherelements eingenommene Raum oder Bereich der Kontaktausnehmungim Wesentlichen elektrisch isolierend ausgebildet ist.
    [0009] Esist somit eine Kernidee der vorliegenden Erfindung, den Materialbereichdes Speicherelements der Halbleiterspeicherzelle als einen Auskleidungsbereicheines Wandbereichs einer Kontaktausnehmung auszubilden. Die Kontaktausnehmungist ihrerseits in einem Isolationsbereich zwischen der ersten Elektrodeneinrichtungund der zweiten Elektrodeneinrichtung vorgesehen und verläuft vollständig durchdiesen Isolationsbereich. Des Weiteren ist es vorgesehen, dass dervom Materi albereich des Speicherelements nicht eingenommene Raumoder Bereich der Kontaktausnehmung elektrisch isolierend ist oderwirkt. Folglich ist im Gegensatz zum Stand der Technik die lateraleoder räumlicheAusdehnung des Materialbereichs des Speicherelements nicht durchdie Kontaktausnehmung bestimmt, sondern ausschließlich dadurch,mit welcher Stärke derden Wandbereich auskleidende Materialbereich ausgebildet werdenkann. Folglich ist die räumliche Ausdehnungdes Materialbereichs des Speicherelements stärker begrenzbar als beim Standder Technik, so dass ein geringeres Materialvolumen beim Programmiereneiner jeweiligen Phasenumwandlung unterworfen werden muss. Dadurchwerden die zu dem Programmieren notwendigen elektrischen Ströme gegenüber demStand der Technik stärkerreduzierbar. Dies führtdazu, dass auch die zugrunde liegenden Schaltungsanordnungen, diedie Programmiervorgänge übernehmenmüssen,geringer dimensioniert ausgelegt werden können. Folglich wird durch dieerfindungsgemäße Maßnahme einehöhereIntegrationsdichte von Halbleiterspeicherzellen mit Phasenumwandlungsmechanismuserreichbar.
    [0010] Beieiner vorteilhaften Weiterbildung der erfindungsgemäßen Halbleiterspeicherzelleist es vorgesehen, dass die Kontaktausnehmung als Kontaktloch ausgebildetist.
    [0011] Beieiner anderen vorteilhaften Weiterbildung der erfindungsgemäßen Halbleiterspeicherzelle istes vorgesehen, dass die Kontaktausnehmung mit einem viereckigen,rechteckigen, quadratischen, runden oder kreisförmigen lateralen Querschnittausgebildet ist.
    [0012] Alternativkann die Kontaktausnehmung auch als Grabenstruktur oder als so genannter Trenchausgebildet sein.
    [0013] ZurIsolation des nicht vom Materialbereich ich des Speicherelementseingenommenen Raums oder Bereichs der Kontaktausnehmung kann dieser ganzoder teilweise als Hohlraum ausgebildet sein.
    [0014] Alternativist es denkbar, dass der nicht vom Materialbereich des Speicherelementseingenommene Raum oder Bereich der Kontaktausnehmung ganz oder teilweisemit einem Isolationsmaterial gefülltist.
    [0015] ZurAusbildung des Materialbereichs des Speicherelements kann es vorgesehensein, dass der Wandbereich der Kontaktausnehmung vollständig odernur teilweise ausgekleidet ist mit dem Material des Materialbereichsdes Speicherelements.
    [0016] Esist auch denkbar, dass der Materialbereich des Speicherelementsals ein Spacerelement oder als eine Mehrzahl Spacerelemente ausgebildet ist.
    [0017] Fernerkann es erfindungsgemäß vorgesehensein, dass der Materialbereich des Speicherelements jeweils miteiner sublithografisch ausgedehnten oder dimensionierten Kontaktfläche zurersten Elektrodeneinrichtung und/oder zur zweiten Elektrodeneinrichtungausgebildet ist.
    [0018] Beieiner anderen alternativen Ausgestaltungsform der erfindungsgemäßen Halbleiterspeicherzelleist es vorgesehen, dass als Material für den Materialbereich des Speicherelementsein Material ausgebildet ist, dessen Phasen mit unterschiedlichen ohmschenWiderständenkorrespondieren.
    [0019] Alternativist es denkbar, dass andere physikalische Größen und nicht der ohmsche Widerstand alsdie Speicherzuständecharakterisierende physikalische Größen verwendet werden.
    [0020] Einweiterer Aspekt der vorliegenden Erfindung besteht darin, eine Halbleiterspeichereinrichtungauszubilden, bei welcher eine Mehrzahl Halbleiterspeicherzellengemäß der vorliegendenErfindung vorgesehen sind.
    [0021] Einweiterer Aspekt der vorliegenden Erfindung besteht darin, ein Verfahrenzum Herstellen einer Halbleiterspeicherzelle mit Phasenumwandlungs-oder Phasenwechselmechanismus zu schaffen.
    [0022] Dasgattungsgemäße Verfahrenzum Herstellen einer Halbleiterspeicherzelle mit Phasenumwandlungsspeichermechanismussieht vor, dass als Speicherelement der Halbleiterspeicherzellezwischen einer ersten Elektrodeneinrichtung und einer zweiten Elektrodeneinrichtungund in elektrischem Kontakt mit diesem ein Materialbereich der Speicherzellevorgesehen wird, dessen Material eine Mehrzahl Phasen annehmen kann,die mit voneinander verschiedenen Werten einer physikalischen Größe des Materialsdes Materialbereichs der Speicherzelle korrespondieren und die voneinanderverschiedenen Speicherzuständender Halbleiterspeicherzelle zuordenbar oder zugeordnet sind.
    [0023] Gekennzeichnetist das erfindungsgemäße Verfahrenzum Herstellen einer Halbleiterspeicherzelle mit Phasenumwandlungsspeichermechanismusdadurch, dass der Materialbereich des Speicherelements als ein auskleidenderBereich eines Wandbereichs einer einen Isolationsbereich zwischender ersten Elektrodeneinrichtung und der zweiten Elektrodeneinrichtungvollständigdurchmessende Kontaktausnehmung ausgebildet wird, und dass der nichtvom Materialbereich des Speicherelements eingenommene Raum oderBereich der Kontaktausnehmung im Wesentlichen elektrisch isolierendausgebildet wird.
    [0024] Beieiner vorteilhaften Weiterbildung des erfindungsgemäßen Verfahrensist es vorgesehen, dass die Kontaktausnehmung als Kontaktloch ausgebildetwird.
    [0025] Dabeiist es von besonderem Vorteil, wenn die Kontaktausnehmung mit einemviereckigen, rechteckigen, quadratischen, runden oder kreisförmigen lateralenQuerschnitt ausgebildet wird.
    [0026] Fernerist es vorteilhaft, wenn alternativ zu den Kontaktlöchern, dieKontaktausnehmung als Grabenstruktur oder als Trench ausgebildetwird.
    [0027] Beieiner anderen vorteilhaften Weiterbildung des erfindungsgemäßen Verfahrensist es vorgesehen, dass der nicht vom Materialbereich des Speicherelementseingenommene Raum oder Bereich der Kontaktausnehmung ganz oder teilweise miteinem Isolationsmaterial gefülltwird.
    [0028] Alternativist es aber denkbar, dass der nicht vom Materialbereich des Speicherelementseingenommene Raum oder Bereich der Kontaktausnehmung frei bleibt,so dass eine Hohlraumstruktur ausbildet wird, die elektrisch isolierendwirkt.
    [0029] Eswird ferner bevorzugt, dass durch den Materialbereich des Speicherelementsder Wandbereich der Kontaktausnehmung vollständig ausgekleidet wird.
    [0030] Alternativist es aber auch denkbar, dass nur Teilbereiche des Wandbereichsder Kontaktausnehmung mit dem Materialbereich des Speicherelementsausgekleidet werden.
    [0031] DerMaterialbereich des Speicherelements kann als Spacerelement oderals eine Mehrzahl Spacerelemente ausgebildet werden.
    [0032] Esist besonders vorteilhaft, wenn der Materialbereich des Speicherelementsjeweils mit einer sublithografisch ausgedehnten oder dimensionierten Kontaktfläche zurersten Elektrodeneinrichtung und/oder zur zweiten Elektrodeneinrichtungausgebildet wird.
    [0033] AlsMaterial fürden Materialbereich des Speicherelements kann ein Material ausgebildetoder ausgewähltwerden, dessen Phasen mit unterschiedlichen ohmsche Widerständen korrespondieren.
    [0034] Grundsätzlich kannjedoch auch ein Material gewähltwerden, dessen Phasen mit unterschiedlichen Werten einer anderenphysikalischen Größe korrespondieren.
    [0035] Beieiner besonderen Ausgestaltungsform des erfindungsgemäßen Verfahrenszum Herstellen einer Halbleiterspeicherzelle mit Phasenumwandlungsspeichermechanismusist es vorgesehen, dass zunächstein Trägermit einer ersten Elektrodeneinrichtung in dessen Oberflächenbereichbereitgestellt und/oder ausgebildet wird, dass dann auf dem Oberflächenbereichdes Trägersder Isolationsbereich mit einem Oberflächenbereich ausgebildet wird,dass dann an einer definierten Stelle im oder am Isolationsbereichdie Kontaktausnehmung derart ausgebildet wird, dass diese vom Oberflächenbereichdes Isolationsbereichs bis zumindest zu einem Teil der ersten Elektrodeneinrichtungdurch den Isolationsbereich hindurch reicht und einen Wandbereichaufweist, dass dann der Wandbereich der Kontaktausnehmung oder einTeil davon derart mit dem Materialbereich des Speicherelements ausgekleidetwird, dass dieser in direktem oder indirektem oder mittelbarem oderunmittelbarem elektrischen Kontakt steht mit der ersten Elektrodeneinrichtungund abschließt mitdem Oberflächenbereichdes Isolationsbereichs und dass dann die zweite Elektrodeneinrichtungderart ausgebildet wird, dass diese indirekt oder indirekt odermittelbar oder unmittelbar am Oberflächenbereich des Isolationsbereichselektrisch in Kontakt steht mit dem Materialbereich des Speicherelements.
    [0036] Esist erfindungsgemäß fernervon Vorteil, wenn gemäß einerbevorzugten Ausführungsform derMaterialbereich des Speicherelements ausgebildet wird durch konformesund ganzflächigesAusbilden einer Schicht des Materials des Materialbereichs des Speicherelementsderart, dass der Oberflächenbereichdes Isolationsbereichs, die Wandbereiche der Kontaktausnehmung undder Bodenbereich der Kontaktausnehmung bedeckt werden, und durchanschließendes,insbesondere anisotropes Rückätzen derSchicht des Materials des Materialbereichs des Speicher elementsderart, dass das Material des Materialbereichs des Speicherelementsnur an Wandbereichen der Kontaktausnehmung verbleibt, ansonstenaber entfernt wird.
    [0037] Beieiner weiteren vorteilhaften Ausgestaltungsform des erfindungsgemäßen Verfahrenszum Herstellen einer Halbleiterspeicherzelle mit Phasenumwandlungsspeichermechanismusist es vorgesehen, dass als Trägerein Halbleitermaterialbereich verwendet wird, in welchem eine für die Halbleiterspeicherzellezugrunde liegende CMOS-Schaltungsanordnung ausgebildet ist oderwird, wobei insbesondere die erste Elektrodeneinrichtung ausgebildetwird in elektrischem Kontakt mit Source-/Drainbereichen von Auswahltransistoreinrichtungender zugrunde liegenden CMOS-Schaltungsanordnung.
    [0038] Dieseund weitere Aspekte der vorliegenden Erfindung werden anhand dernachstehenden Erläuterungenweiter beschrieben: Bei PCRAM-Speicherzellen (PCRAM : Phase ChangeRAM) wird der amorph-kristalline Phasenübergang eines glasartigen Materials(typischerweise Ge-Sb-Te oder Ag-In-Sb-Te Verbindungen) ausgenutzt,um ein Bit zu speichern. Dabei wird ausgenutzt, dass sich die amorphePhase und die kristalline Phase dieser Verbindungen in ihrer elektrischenLeitfähigkeitdeutlich unterscheiden, typischerweise um zwei bis drei Größenordnungen.Dieser Unterschied wird ausgenutzt, um den Gesamtwiderstand derZelle festzulegen und auszulesen.
    [0039] DasProgrammieren einer im amorphen Zustand befindlichen Zelle in dieniederohmige, kristalline Phase erfolgt, indem ein Heizpuls dasMaterial überdie Kristallisationstemperatur aufheizt und das Material dabei kristallisierenlässt.Der umgekehrte Vorgang, d.h. die Zelle zu löschen, wird dadurch realisiert,dass das Material sogar überden Schmelzpunkt aufgeheizt wird und anschließend durch ein schnelles Abkühlen inden amorphen, hochohmigen Zustand abgeschreckt wird.
    [0040] EinProblem besteht nun darin, dass sowohl für den Schreib-, aber auch besondersfür denLöschvorgangsehr hohe Strömegebraucht werden, um das Phasenwechselmedium oder PC-Medium sehr schnellsehr stark überdie Kristallisations- bzw. über dieSchmelztemperatur aufzuheizen. Um eine solche Zelle in einen SiCMOS Prozess integrieren zu können,bestehen jedoch aus technologischer Sicht Grenzen, die eine erfolgreicheIntegration einer kompakten Speicherzelle bisher verhindern.
    [0041] Wenndie bei einer solchen PCRAM-Zelle nötigen Ströme beispielsweise höher sind,als dass sie von einem einzelnen CMOS-Transistor in minimaler Strukturgröße getragenwerden können,verliert das PCRAM Konzept die Möglichkeit,ein kompaktes Zellenfeld, bestehend aus Einzelzellen, die jeweilseinen Transistor und ein resistiv schaltendes Element besitzen (1T1R),in einer Zellarchitektur mit einer Zellfläche von 5-8F2 zurealisieren, wobei F die minimale Strukturgröße bezeichnet, die mit einergegebenen Lithografietechnik erreichbar ist und die auch als featuresize bezeichnet wird.
    [0042] DerMaximalstrom liegt etwa bei 100 μA,eine weitere Reduktion ist aus technologischer Sicht nützlich,da der Energieverbrauch gesenkt wird und ein paralleles Programmierender Zellen ermöglichtwird, was die Gesamtprogrammiergeschwindigkeit und damit den Datendurchsatzerheblich steigert.
    [0043] Dadie zum Schalten eines Speicherelements nötige Energie und damit auchder Heizstrom proportional zum umgewandelten Volumen des Glasessind, erscheint es aussichtsreich, durch Minimierung der Dimensionendes umzuwandelnden Glases die benötigten Heizströme zu senken.Dieses wird bisher realisiert, indem die Kontaktfläche zwischen dermetallischen Heizelekt rode und dem Glas durch lithographische Mittelreduziert wird.
    [0044] Essind Versuche unternommen worden, durch geschicktes Layout einerPCRAM-Zelle, die Elektroden-/Phasenwechsel- Glasmaterial-Kontaktfläche zu minimieren:siehe z. B. Y.N. Hwang et al., Completely CMOS compatible Phase-ChangeNonvolatile RAM Using NMOS Cell Transistors, IEEE Proceedings ofthe Non-Volatile Semiconductor Memory Workshop, Monterey, 91 (2003).
    [0045] Beispielehierfürsind durch einen Spacerprozess herstellbare Strukturen, die sublithographischverkleinerte Kontaktflächenermöglichen.Ein weiteres Beispiel ist eine so genannte Edge-Cell, bei der die Elektroden-Glas-Grenzfläche horizontalgebildet wird und eine Verringerung der Heizströme durch eine geringe Schichtdickeder Elektrode erreicht werden kann: siehe z. B. G. Wicker, Nonvolatile,High density, High Performance Phase Change Memory, SPIE Conferenceon Electronics and Structures for MEMS, Vol.3891, Queensland, 2(1999), oder auch Y.H. Ha, An edge contact cell for Phase ChangeRAM Featuring very low power consumption, Symposia on VLSI technologyand VLSI circuits, Conference proceedings (2003), 12B4.
    [0046] DerNachteil der ersten der beiden geschilderten Lösungen besteht darin, dassder Gesamtstrom nicht genügendreduziert werden kann, da die geometrische Verringerung bei derzeitigenLithografiegeneration zu Kontaktflächen führt, bei denen ein Löschstromvon typischerweise 1 mA benötigtwird.
    [0047] DerinhärenteNachteil der zweiten genannten Lösungist, dass durch ein seitliches Anätzen der Bottomelektrode undein nachträglichesAbscheiden des Phasenwechselmaterials der benötigte Platz für das Phase-Change-Modulund damit füreine Speicherzelle sehr groß wird,so dass keine kompakte Zelle in 8F2 mehrdurch dieses Konzept erreicht werden kann, was die Attraktivität für ein Produktstark senkt, da die Integrationsdichte des Produkts stark limitiertist.
    [0048] Dievorliegende Erfindung schlägtu.a. eine Prozessabfolge vor, die CMOS-kompatibel ist und nichtdurch die Auflösungder jeweiligen Lithographie limitiert ist.
    [0049] Trotzdemist sie vom Potential, die Schreib- und Löschströme zu reduzieren, deutlichbesser als die bislang vorgeschlagenen Alternativen, da eine deutlicheReduktion der Strömemöglicherscheint.
    [0050] Unterder Annahme einer 5nm dicken Seitenwand Beschichtungsdicke des PhaseChange Materials und einem konservativem Kontaktloch von 140 nm × 140 nm,was in der derzeitigen 110 nm Generation durchaus state-of-the-artdarstellt, ergibt sich eine Kontaktfläche von 2700 nm2,welches deutlich kleiner ist als alle bislang publizierten Datenund somit den gleichzeitigen Vorteil einer kleinen, kompakten Zelle(8F2) mit kleinen Programmier- und Löschströmen bietet.
    [0051] Eineerfinderische Idee liegt bei der hier vorgestellten Erfindung darin,dass die Kontaktflächeauf eine nicht durch die Lithografie bestimmte, sondern sublithografischeFlächereduziert werden kann.
    [0052] Diesgeschieht durch eine Abscheidung des Phase-Change-Materials in eingeätztesKontaktloch. Fürdiese Abscheidung kann ein beliebiges Verfahren gewählt werden,bei dem eine Seitenwandbedeckung des Kontaktlochs auftritt. Anschließend wird z.B. ein anisotroper (Trocken-)Ätzschrittgenutzt, um das Phase-Change-Material zurückzuätzen. Dabei wird das sich aufdem Dielektrikum und das sich im Kontaktlochboden befindliche Materialentfernt und nur das am Rand des Kontaktlochs abgeschiedene Material übrig gelassen.Dadurch entsteht z. B. bei einer runden Form des Kontaktlochs eineröhrenförmige seitlicheAuskleidung des Kontaktlochs mit dem abgeschiedenen Phase-Change-Materialmit einer Dicke, die durch die Beschichtungszeit und den Ätzprozesseingestellt werden kann. Dabei können-Temperschrittezur Optimierung der Bedeckung, Formierung und Stressreduktion notwendigsein. Anschließendwird das Innere des Kontaktloches mit einem dielektrischen Materialgefüllt.
    [0053] DieTopelektrodenherstellung und -kontaktierung kann dann nach Planarisierungdes Dielektrikums geschehen. Diese kann durch Aufbringen und Ätzen einerMetallschicht oder in einer anderen Variante durch einen Damasceneprozess – z. B.W, Cu o.ä. – geschehen.
    [0054] Nachfolgendwird die Erfindung anhand bevorzugter Ausführungsbeispiele auf der Grundlage einerschematischen Zeichnung nähererläutert.
    [0055] 1 – 9 sindseitliche Querschnittsansichten von Zwischenzuständen, die bei der Herstellungeiner erfindungsgemäßen Halbleiterspeicherzellemit Phasenumwandlungsspeichermechanismus gemäß einer bevorzugten Ausführungsformdes erfindungsgemäßen Herstellungsverfahrenserreicht werden können.
    [0056] 10 isteine schematische Draufsicht auf einen Schnitt der in 9 gezeigtenAnordnung.
    [0057] Nachfolgendwerden funktionell oder strukturell ähnliche, vergleichbare oder äquivalenteElemente mit denselben Bezugszeichen bezeichnet, ohne dass bei jedemAuftreten eine detaillierte Beschreibung wiederholt wird.
    [0058] Gemäß dem in 1 dargestelltenZwischenzustand des erfindungsgemäßen Herstellungsverfahrenswird zunächstein Träger 20 miteinem Oberflächenbereich 20a bereitgestelltoder erzeugt, bei welchem im Bereich der Oberfläche 20a die erstenoder unteren Elektrodeneinrichtungen 14 oder Elektrodenbereiche 14 – z. B.als M0-Metallisierung – vorgesehensind, die mit ihrem Oberflächenbereich 14a bündig mitdem Oberflächenbereich 20a desTrägers 20 abschließen.
    [0059] Wieoben bereits erwähntwurde, kann der Träger 20 auseinem Halbleitermaterialbereich bestehen, in welchem eine entsprechendeund zugrunde liegende Halbleiterschaltungsanordnung zur Beschaltungder auszubildenden Halbleiterspeicherzellen 10 der Halbleiterspeichereinrichtung 100 enthaltenist oder ausgebildet wird. Diese zugrunde liegende Halbleiterschaltungsanordnungist in der Abfolge der 1 bis 8 nichtexplizit dargestellt, aber in 9 in reinexemplarischer und schematischer Form, soll aber in den 1 bis 8 mitenthalten gedacht sein.
    [0060] Im Übergangzu dem in 2 gezeigten Zwischenzustandwird dann ein Dielektrikumsbereich 30 mit einem Oberflächenbereich 30a aufdem Oberflächenbereich 20a desTrägers 20 ausgebildet.Dies kann durch eine entsprechende Abscheidetechnik erfolgen. Dabeikann der Dielektrikumsbereich 30 auch aus einer Abfolgevon ein oder mehr Schichten bestehen, zum Beispiel einer erstenSchicht aus Siliziumdioxid und einer zweiten Schicht darüber ausSiliziumnitrid.
    [0061] Im Übergangzum Zwischenzustand der 3 wird dann in den Dielektrikumsbereich 30 oder Isolationsbereich 30 vondessen Oberflächenbereich 30a heran vordefinierten Stellen X jeweils eine Kontaktausnehmung 32 ausgebildet.Die vordefinierten Stellen X entsprechen in etwa denjenigen Positionen, andenen sich die darunter liegenden ersten Elektrodeneinrichtungen 14 imOberflächenbereich 20a des Trägers 20 befinden.Die Ausnehmungen 32 oder Kontaktausnehmungen 32,die auch als Kontaktlöcherausgebildet sein oder werden können,erstrecken sich vom Oberflächenbereich 30a desIsolationsbereichs 30 oder Dielektrikumsbereich 30 bis zumOberflächenbereich 14a derdarunter liegenden ersten Elektrodeneinrichtungen 14 unddurchmessen somit den Isolationsbereich 30 vollständig. DieAusnehmungen 32 besitzen Wandbereiche 32w sowie einenBodenbereich 32b, der zumindest teilweise mit dem Oberflächenbereich 14a derersten Elektrodeneinrichtung 14 korrespondiert.
    [0062] Im Übergangzum Zwischenzustand der 4 wird dann auf die in 3 gezeigteAnordnung in konformer Art und weise eine Schicht 16' für den Materialbereich 16 für die Halbleiterspeicherzellen 10 derzu erzeugenden Halbleiterspeichereinrichtung 100 ausgebildet,zum Beispiel durch Abscheiden. Das Material der Schicht 16' ist ein sogenanntes Phasenübergangsmaterialoder Phasenwechselmaterial, zum Beispiel Ge-Sb-Te. Durch das konforme Ausbilden derSchicht 16' werdendie Oberflächenbereiche 30a desIsolationsbereichs 30, die Wandbereiche 32w derAusnehmungen oder Kontaktausnehmungen 32 sowie die Bodenbereiche 32b derKontaktausnehmungen 32 mit dem Material der Schicht 16' bedeckt.
    [0063] Im Übergangzum Zwischenzustand der 5 wird dann ein anisotroperRückätzprozess durchgeführt, durchwelchen das Material der Schicht 16' auf den sich lateral erstreckendenFlächenentfernt wird, also in dem Beispiel der 5 von den Oberflächenbereichen 30a desIsolationsbereichs 30 sowie vom Bodenbereich 32b derjeweiligen Kontaktausnehmung 32, so dass ausschließlich Wandbereiche 32w derKontaktausnehmungen 32 mit dem Material der Schicht 16' verbleiben,so dass auf diese Art und Weise die Materialbereiche 16 für die auszubildendenHalbleiterspeicherzellen 10 als Speicherelemente 11 entstehen,die reduzierte und vergleichsweise geringe obere und untere Kontaktflächen 16a bzw. 16b anbieten.
    [0064] Im Übergangzum Zwischenzustand der 6 wird auf zweidimensionaleArt und Weise ein weiteres Isolationsmaterial 40' oder ein weitereDielektrikumsbereich 40' miteinem Oberflächenbereich 40a' abgeschieden,und zwar derart, dass die verbleibenden Freiräume der Kontaktausnehmungen 32 vollständig gefüllt werden,wodurch dort Dielektrikumsstöpsel 40 mitOberflächenbereich 40a entstehen.
    [0065] Im Übergangzu der in 7 gezeigten Zwischenstufe wirddann z. B. durch chemisch-mechanisches Polieren das zusätzlicheIsolationsmaterial 40' mitStopp auf dem Oberflächenbereich 30a desIsolationsbereichs 30 zurückgeführt, so dass die Kontaktausnehmungen 32 mitden Dielektrikumsstöpseln 40 gefüllt bleiben.
    [0066] Im Übergangzum Zwischenzustand der 8 werden dann die zweiten oderoberen Elektrodeneinrichtungen 18 oder Elektrodenbereiche 18 ausgebildet,die hier überdie oberen Kontaktflächen 16a indirektem elektrischen Kontakt stehen mit den Materialbereichen 16 derHalbleiterspeicherzellen 10, also mit den Speicherelementen 11 derHalbleiterspeicherzellen 10.
    [0067] 9 zeigtin größerem Detaildie fertig gestellte erfindungsgemäße Halbleiterspeichereinrichtung 100,in diesem Fall mit zwei erfindungsgemäßen Halbleiterspeicherzellen 10 mitPhasenumwandlungsspeichermechanismus. In diesem Fall ist auch dargestellt,dass der Träger 20 alsHalbleitermaterialbereich mit einer zugrunde liegenden CMOS-Struktur oder-Schaltung ausgebildet ist. Dabei sind über Wortleitungen WL, die alsGateelektroden G dienen und übervorgesehene Source-/Drainbereiche S bzw. D Auswahltransistoren Tausgebildet. Die Drainbereiche sind jeweils über Plugs P mit Struktureneiner 0-Metallisierungsebene elektrisch leitend verbunden, wobeiletztere die ersten oder unteren Elektrodeneinrichtungen 14 bildenoder enthalten. Diese können zumBeispiel aus Wolfram bestehen.
    [0068] 10 isteine Draufsicht auf die in 9 dargestellteStruktur, und zwar in geschnittener Form. Dabei wird deutlich, dassnach der anisotropen Rückätzung desPhasenumwandlungsmaterials der Schicht 16', also des Materialbereichs 16,sich minimierte Kontaktflächendurch die dann nicht konforme Beschichtung ergeben, wobei sich hiersublithografisch hergestellte und auch sublithografisch ausgedehnteKontaktflächenzwischen dem Phasenumwandlungsmaterial des Materialbereichs 16 undden ersten und zweiten Elektrodenbereichen 14 bzw. 18 ergeben,die zur Reduktion der Schreib- und Löschströme führen.
    10 erfindungsgemäße Halbleiterspeicherzelle 11 Speicherelement 14 ersteElektrodeneinrichtung, untere Elektroden einrichtung,Bottomelektrode 14a Oberflächenbereich 16 Materialbereichdes Speicherelements 11 16a Oberflächenbereich,obere Kontaktfläche, Ober seite 16b untereKontaktfläche,Unterseite 16' Schichtdes Phasenumwandlungsmaterials fürden Materialbereich 16 16a' Oberflächenbereich18 zweiteElektrodeneinrichtung, obere Elektroden einrichtung,Topelektrode 18a Oberflächenbereich 20 Träger, Halbleitermaterialbereich,Halbleiter substrat 20a Oberflächenbereich 30 Isolationsbereich,Dielektrikumsbereich 30a Oberflächenbereich 32 Ausnehmung,Kontaktloch, Kontaktausnehmung 32b Bodenbereichder Kontaktausnehmung 32 32w Wandbereichder Kontaktausnehmung 32 40 Isolationsstöpsel, Isolationsfüllung 40a Oberflächenbereich 40' weitererDielektrikumsbereich, weiterer Isolati onsbereich 40a' Oberflächenbereich 100 erfindungsgemäße Halbleiterspeichereinrichtung D Drain,Drainbereich G Gate,Gatebereich IMDn Intermetalldielektrikum M0 Metallisierung0 M1 Metallisierung1 M2 Metallisierung2 P Plug,Plugbereich, Kontakt S Source,Sourcebereich T Auswahltransistor WL Wortleitung X definierteStelle
    权利要求:
    Claims (22)
    [1] Halbleiterspeicherzelle (10) mit Phasenumwandlungsspeichermechanismus, beiwelcher als Speicherelement (11) der Halbleiterspeicherzelle(10) zwischen einer ersten Elektrodeneinrichtung (14)und einer zweiten Elektrodeneinrichtung (18) und in elektrischemKontakt mit diesen ein Materialbereich (16) der Speicherzelle(11) vorgesehen ist, dessen Material eine Mehrzahl Phasenannehmen kann, die mit voneinander verschiedenen Werten einer physikalischenGröße des Materials desMaterialbereichs (16) der Speicherzelle (11) korrespondierenund die voneinander verschiedenen Speicherzuständen der Halbleiterspeicherzelle(10) zuordenbar oder zugeordnet sind, dadurch gekennzeichnet, – dass derMaterialbereich (16) des Speicherelements (11)als ein auskleidender Bereich eines Wandbereichs (32w)einer einen Isolationsbereich (30) zwischen der erstenElektrodeneinrichtung (14) und der zweiten Elektrodeneinrichtung(18) vollständigdurchmessenden Kontaktausnehmung (32) ausgebildet ist und – dass dernicht vom Materialbereich (16) des Speicherelements (11)eingenommene Raum oder Bereich der Kontaktausnehmung (32)im Wesentlichen elektrisch isolierend ausgebildet ist.
    [2] Halbleiterspeicherzelle nach Anspruch 1, dadurchgekennzeichnet, dass die Kontaktausnehmung (32) als Kontaktlochausgebildet ist.
    [3] Halbleiterspeicherzelle nach einem der vorangehendenAnsprüche,dadurch gekennzeichnet, dass die Kontaktausnehmung (32)mit einem viereckigen, rechteckigen, quadratischen, runden oder kreisförmigen lateralenQuerschnitt ausgebildet ist.
    [4] Halbleiterspeicherzelle nach Anspruch 1, dadurchgekennzeichnet, dass die Kontaktausnehmung (32) als Grabenstrukturoder als Trench ausgebildet ist.
    [5] Halbleiterspeicherzelle nach einem der vorangehendenAnsprüche,dadurch gekennzeichnet, dass der nicht vom Materialbereich (16)des Speicherelements (11) eingenommene Raum der Kontaktausnehmung(32) ganz oder teilweise mit einem Isolationsmaterial (33)gefülltist.
    [6] Halbleiterspeicherzelle nach einem der vorangehendenAnsprüche,dadurch gekennzeichnet, dass durch den Materialbereich (16)des Speicherelements (11) der Wandbereich (32w)der Kontaktausnehmung (32) vollständig ausgekleidet ist.
    [7] Halbleiterspeicherzelle nach einem der vorangehendenAnsprüche,dadurch gekennzeichnet, dass der Materialbereich (16) desSpeicherelements (11) als ein Spacerelement oder als eineMehrzahl Spacerelemente ausgebildet ist.
    [8] Halbleiterspeicherzelle nach einem der vorangehendenAnsprüche,dadurch gekennzeichnet, dass der Materialbereich (16) desSpeicherelements (11) jeweils mit einer sublithografischausgedehnten oder dimensionierten Kontaktfläche (16a, 16b)zur ersten Elektrodeneinrichtung (14) und/oder zur zweitenElektrodeneinrichtung (18) ausgebildet ist.
    [9] Halbleiterspeicherzelle nach einem der vorangehendenAnsprüche,dadurch gekennzeichnet, dass als Material für den Materialbereich (16)des Speicherelements (11) ein Material ausgebildet ist, dessenPhasen mit unterschiedlichen ohmschen Widerständen korrespondieren.
    [10] Halbleiterspeichereinrichtung (100), beiwelcher eine Mehrzahl Halbleiterspeicherzellen (10) nacheinem der Ansprüche1 bis 9 vorgesehen ist.
    [11] Verfahren zum Herstellen einer Halbleiterspeicherzelle(10) mit Phasenumwandlungsspeichermechanismus, beiwelchem als Speicherelement (11) der Halbleiterspeicherzelle(10) zwischen einer ersten Elektrodeneinrichtung (14)und einer zweiten Elektrodeneinrichtung (18) und in elektrischemKontakt mit diesen ein Materialbereich (16) der Speicherzelle(11) vorgesehen wird, dessen Material eine Mehrzahl Phasenannehmen kann, die mit voneinander verschiedenen Werten einer physikalischenGröße des Materials desMaterialbereichs (16) der Speicherzelle (11) korrespondierenund die voneinander verschiedenen Speicherzuständen der Halbleiterspeicherzelle(10) zuordenbar oder zugeordnet sind, dadurch gekennzeichnet, – dass derMaterialbereich (16) des Speicherelements (11)als ein auskleidender Bereich eines Wandbereichs (32w)einer einen Isolationsbereich (30) zwischen der erstenElektrodeneinrichtung (14) und der zweiten Elektrodeneinrichtung(18) vollständigdurchmessenden Kontaktausnehmung (32) ausgebildet wirdund – dassder nicht vom Materialbereich (16) des Speicherelements(11) eingenommene Raum oder Bereich der Kontaktausnehmung(32) im Wesentlichen elektrisch isolierend ausgebildetwird.
    [12] Verfahren nach Anspruch 11, dadurch gekennzeichnet,dass die Kontaktausnehmung (32) als Kontaktloch ausgebildetwird.
    [13] Verfahren nach einem der vorangehenden Ansprüche 11 oder12, dadurch gekennzeichnet, dass die Kontaktausnehmung (32)mit einem viereckigen, rechteckigen, quadratischen, runden oder kreisförmigen lateralenQuerschnitt ausgebildet wird.
    [14] Verfahren nach Anspruch 11, dadurch gekennzeichnet,dass die Kontaktausnehmung (32) als Grabenstruktur oderals Trench ausgebildet wird.
    [15] Verfahren nach einem der vorangehenden Ansprüche 11 bis14, dadurch gekennzeichnet, dass der nicht vom Materialbereich (16)des Speicherelements (11) eingenommene Raum der Kontaktausnehmung(32) ganz oder teilweise mit einem Isolationsmaterial (33)gefülltwird.
    [16] Verfahren nach einem der vorangehenden Ansprüche 11 bis15, dadurch gekennzeichnet, dass durch den Materialbereich (16)des Speicherelements (11) der Wandbereich (32w)der Kontaktausnehmung (32) vollständig ausgekleidet wird.
    [17] Verfahren nach einem der vorangehenden Ansprüche 11 bis16, dadurch gekennzeichnet, dass der Materialbereich (16)des Speicherelements (11) als ein Spacerelement oder alseine Mehrzahl Spacerelemente ausgebildet wird.
    [18] Verfahren nach einem der vorangehenden Ansprüche 11 bis17, dadurch gekennzeichnet, dass der Materialbereich (16)des Speicherelements (11) jeweils mit einer sublithografischausgedehnten oder dimensionierten Kontaktfläche (16a, 16b)zur ersten Elektrodeneinrichtung (14) und/oder zur zweiten Elektrodeneinrichtung(18) ausgebildet wird.
    [19] Verfahren nach einem der vorangehenden Ansprüche 11 bis18, dadurch gekennzeichnet, dass als Material für den Materialbereich (16)des Speicherelements (11) ein Material ausgebildet wird,dessen Phasen mit unterschiedlichen ohmschen Widerständen korrespondieren.
    [20] Verfahren nach einem der vorangehenden Ansprüche 11 bis19, dadurch gekennzeichnet, – dass zunächst ein Träger (20) mit einerersten Elektrodeneinrichtung (14) in dessen Oberflächenbereich (20a)bereitgestellt und/oder ausgebildet wird, – dass dann auf dem Oberflächenbereich(20a) des Trägers(20) der Isolationsbereich (30) mit einem Oberflächenbereich(30a) ausgebildet wird, – dass dann an einer definiertenStelle (X) im oder am Isolationsbereich (30) die Kontaktausnehmung(32) derart ausgebildet wird, – dass diese vom Oberflächenbereich(30a) des Isolationsbereichs (30) bis zumindestzu einem Teil der ersten Elektrodeneinrichtung (14) durchden Isolationsbereich (30) hindurch reicht und einen Wandbereich(32w) aufweist, – dassdann der Wandbereich (32w) der Kontaktausnehmung (32)oder ein Teil davon derart mit dem Materialbereich (16)des Speicherelement (11) ausgekleidet wird, – dass dieserin mittelbarem oder unmittelbarem elektrischem Kontakt steht mitder ersten Elektrodeneinrichtung (14) und abschließt mit demOberflächenbereich(30a) des Isolationsbereichs (30), und – dass danndie zweite Elektrodeneinrichtung (18) derart ausgebildetwird, – dassdiese mittelbar oder unmittelbar am Oberflächenbereich (30a)des Isolationsbereichs (30) in elektrischem Kontakt stehtmit dem Materialbereich (16) des Speicherelements (11).
    [21] Verfahren nach einem der vorangehenden Ansprüche 11 bis20, dadurch gekennzeichnet, dass der Materialbereich (16)des Speicherelements (11) ausgebildet wird durch konformesund ganzflächiges Ausbildeneiner Schicht (16')des Materials des Materialbereichs (16) des Speicherelements(11) derart, dass der Oberflächenbereich (30a)des Isolationsbereichs (30), die Wandbereiche (32w)der Kontaktausnehmung (32) und der Bodenbereich (32b)der Kontaktausnehmung (32) bedeckt werden, und durch anschließendes,insbesondere anisotropes Rückätzen derSchicht (16')des Materials des Materialbereichs (16) des Speicherelements(11) derart, dass das Material des Materialbereichs (16)des Speicherelements (11) nur an Wandbereichen (32w)der Kontaktausnehmung (32) verbleibt, ansonsten aber entfernt wird.
    [22] Verfahren nach einem der vorangehenden Ansprüche 11 bis21, dadurch gekennzeichnet, dass als Träger (20) ein Halbleitermaterialbereichverwendet wird, in welchem eine für die Halbleiterspeicherzelle(10) zugrunde liegende CMOS-Schaltungsanordnung ausgebildetist oder wird, wobei insbesondere die erste Elektrodeneinrichtung(14) ausgebildet wird in elektrischem Kontakt mit Source-/Drainbereichenvon Auswahltransistoreinrichtungen der CMOS-Schaltungsanordnung.
    类似技术:
    公开号 | 公开日 | 专利标题
    US8404514B2|2013-03-26|Fabricating current-confining structures in phase change memory switch cells
    US8659002B2|2014-02-25|Phase change memory elements using energy conversion layers, memory arrays and systems including same, and methods of making and using same
    US10777739B2|2020-09-15|Phase change memory cell with constriction structure
    US6605821B1|2003-08-12|Phase change material electronic memory structure and method for forming
    US7332370B2|2008-02-19|Method of manufacturing a phase change RAM device utilizing reduced phase change current
    US6891747B2|2005-05-10|Phase change memory cell and manufacturing method thereof using minitrenches
    US6995388B2|2006-02-07|Phase changeable memory devices and methods of forming the same in which an upper electrode includes a tip that extends toward a lower electrode
    US6579760B1|2003-06-17|Self-aligned, programmable phase change memory
    JP4971796B2|2012-07-11|相変化メモリ、相変化メモリアセンブリ、相変化メモリセル、２ｄ相変化メモリセルアレイ、３ｄ相変化メモリセルアレイおよび電子部品
    US7696018B2|2010-04-13|Methods for fabricating multi-terminal phase change devices
    US7173271B2|2007-02-06|Phase-change memory device and method of manufacturing the same
    KR100566699B1|2006-04-03|상변화 메모리 장치 및 그 제조 방법
    US7608503B2|2009-10-27|Side wall active pin memory and manufacturing method
    US6806528B2|2004-10-19|Phase-changeable memory devices having phase-changeable material regions with lateral contacts and methods of fabrication therefor
    US7881103B2|2011-02-01|Phase-change memory device and method of fabricating the same
    EP1966841B1|2010-09-08|Vertikale phasenwechsel-speicherzelleund herstellungsverfahren dafür
    US6759267B2|2004-07-06|Method for forming a phase change memory
    US7902538B2|2011-03-08|Phase change memory cell with first and second transition temperature portions
    KR100595450B1|2006-06-30|상 변화 재료 메모리 디바이스
    EP1879232B1|2013-08-28|Stromsparende Phasenwechsel-Speicherzelle mit verschiedenen Phasenwechselmaterialien
    CN100456513C|2009-01-28|相变存储单元和形成其的方法
    US7378701B2|2008-05-27|Phase changeable memory devices including carbon nano tubes
    US6643159B2|2003-11-04|Cubic memory array
    CN1967897B|2010-08-04|管型相变化存储器形成方法
    US7619311B2|2009-11-17|Memory cell device with coplanar electrode surface and method
    同族专利:
    公开号 | 公开日
    US7358520B2|2008-04-15|
    US20050212037A1|2005-09-29|
    DE102004011430B4|2008-06-19|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPH0445584A|1990-06-13|1992-02-14|Casio Comput Co Ltd|Phase transition type memory element and its manufacture|
    US20030047765A1|2001-08-30|2003-03-13|Campbell Kristy A.|Stoichiometry for chalcogenide glasses useful for memory devices and method of formation|
    US20040026686A1|2002-08-09|2004-02-12|Macronix International Co., Ltd.|Spacer chalcogenide memory method and device|DE102007035858A1|2007-07-31|2009-02-05|Altis Semiconductor Snc|Integrated circuit, method for manufacturing an integrated circuit, memory cell array, memory module and device|
    WO2009122349A3|2008-04-01|2009-11-26|Nxp B.V.|Vertical phase change memory cell|
    US7732888B2|2007-04-16|2010-06-08|Qimonda Ag|Integrated circuit, method for manufacturing an integrated circuit, memory cell array, memory module, and device|AU3769900A|1999-03-25|2000-10-09|Energy Conversion Devices Inc.|Electrically programmable memory element with improved contacts|
    KR100437458B1|2002-05-07|2004-06-23|삼성전자주식회사|상변화 기억 셀들 및 그 제조방법들|DE102004061548A1|2004-12-21|2006-06-29|Infineon Technologies Ag|Integration von 1T1R-CBRAM-Speicherzellen|
    US20060273297A1|2005-06-07|2006-12-07|Thomas Happ|Phase change memory cell having ring contacts|
    EP1966841B1|2005-12-20|2010-09-08|Nxp B.V.|Vertikale phasenwechsel-speicherzelleund herstellungsverfahren dafür|
    US7812334B2|2006-04-04|2010-10-12|Micron Technology, Inc.|Phase change memory elements using self-aligned phase change material layers and methods of making and using same|
    US9178141B2|2006-04-04|2015-11-03|Micron Technology, Inc.|Memory elements using self-aligned phase change material layers and methods of manufacturing same|
    TWI347670B|2007-02-01|2011-08-21|Promos Technologies Inc|Phase-change memory and fabrication method thereof|
    US20080278988A1|2007-05-09|2008-11-13|Klaus Ufert|Resistive switching element|
    KR20090097362A|2008-03-11|2009-09-16|삼성전자주식회사|저항 메모리 소자 및 그 형성 방법|
    KR101490429B1|2008-03-11|2015-02-11|삼성전자주식회사|저항 메모리 소자 및 그 형성 방법|
    WO2011080770A1|2009-12-29|2011-07-07|Ferdinando Bedeschi|Use of decreasing verify currents in a set programming cycle of a phase change memory|
    KR20140077501A|2012-12-14|2014-06-24|에스케이하이닉스 주식회사|저항변화 메모리 소자 및 그 제조 방법|
    TWI549229B|2014-01-24|2016-09-11|旺宏電子股份有限公司|應用於系統單晶片之記憶體裝置內的多相變化材料|
    US10483322B2|2017-06-08|2019-11-19|Taiwan Semiconductor Manufacturing Co., Ltd.|Memory device and method for fabricating the same|
    法律状态:
    2005-09-29| OP8| Request for examination as to paragraph 44 patent law|
    2007-11-08| 8127| New person/name/address of the applicant|Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
    2008-12-18| 8364| No opposition during term of opposition|
    2010-05-12| 8327| Change in the person/name/address of the patent owner|Owner name: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
    2021-10-01| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410011430|DE102004011430B4|2004-03-09|2004-03-09|Halbleiterspeichereinrichtung|DE200410011430| DE102004011430B4|2004-03-09|2004-03-09|Halbleiterspeichereinrichtung|
    US11/075,481| US7358520B2|2004-03-09|2005-03-09|Semiconductor memory cell, method for fabricating it and semiconductor memory device|
    [返回顶部]